CS/컴퓨터 구조
[컴퓨터 구조] 19. Pipeline MIPS (3) - Datapath & Control
Datapath개요이제 pipeline을 적용한 MIPS의 회로도를 그려보자. 이 회로도는 j 명령어 (무조건 분기) 를 고려하지 않은 CPU 회로도이다.먼저 단순하게 기존 single cycle 회로도에서 단계를 나눈 뒤, 단계 사이사이에 flip-flop(파이프라인 레지스터)을 넣어두었다. 하나의 스테이지 동작을 마친 뒤, 다음 스테이지에서 이어서 하기 위해 그때까지 수행한 값을 레지스터에 보관해두는 것이다.각각의 파이프라인 레지스터 이름을 구분하기 위해, 어떤 단계 사이에 끼어있는 레지스터인지로 이름을 명시하였다. 이제 이 CPU는 동시에 최대 5개의 명령어를 처리할 수 있게 되었다. 예를 들면 위와 같이 특정 시점에서 5개의 명령어를 동시에 실행하고 있을 수 있다.이 그림에서는 분홍색으로 색칠한 ..
